高阻抗状态是数字电路中的常用术语，指的是电路的一种输出状态，不高也不低,扩展数据三态是指其输出可以是正常的二进制逻辑电路，即正常的高电平(逻辑1)或低电平(逻辑0)，也可以保持唯一的高阻态,因此，不能使用三态门来构成线与电路,缓冲寄存器和一个非门构成三态(高阻态，或浮置态)。
AND逻辑，即两路输出(含两路以上)可以直接互连实现AND的逻辑功能。在总线传输等实际应用中，需要并联多个门电路的输出端，但TTL门电路的输出端不能直接并联，否则这些门电路的输出管之间会因低阻抗而形成较大的短路电流(浪涌电流)，从而烧坏器件。在硬件上可以用集电极开路门(OC门)或三态 gate (TS门)来实现。要实现线与带OC门，同时要在输出端口加一个上拉电阻。扩展数据三态是指其输出可以是正常的二进制逻辑电路，即正常的高电平(逻辑1)或低电平(逻辑0)，也可以保持唯一的高阻态。高阻态相当于隔离态(高阻相当于开路)。高阻抗状态是数字电路中的常用术语，指的是电路的一种输出状态，不高也不低。如果高阻抗状态输入到下一个电路，对下一个电路没有影响，就像没有连接一样。如果用万用表测，可能高也可能低，看后面接的是什么。
1: Trigger触发器你只需要知道一个触发器可以存储一位数据 2:寄存器是由触发器组成的。触发器是一个一位寄存器。多个触发器可以构成一个多位寄存器。缓冲寄存器和一个非门构成三态(高阻态，或浮置态)。A输入能否输入到B由E(使能)决定。它相当于一把钥匙。如果打开了，就不会开门了。如果不打开，就过不去。e为1(有效)，电源在其上方。假设A的输入是1。红色标注的地方是mos，是1，表示这条路是畅通的。b为连接的电源，输出为1。如果a为0，则以下路径有效。你自己试试就好了。
一个高，一个低，然后有一个高阻力(挂)。总线一次只允许一个用户。通常，多个器件连接到数据总线，每个器件由OE/CE等信号选通。如果设备没有选通，则处于高阻状态，即没有连接到总线上，不影响其他设备的工作。
4、 三态线性与非门如何线与?只有OC门可以实现“线与”。其他类型的门电路无法实现“线与”，- OC门，即“集电极开路”门。由于内部结构的原因，OC门只能输出低电平而不能输出高电平，所以可以直接连接多个OC门的输出端，外接一个上拉电阻。如果每个输出端都没有输出低电平，则总输出为高电平；如果其中一个输出为低电平，则总输出为低电平，这就是“行和”。- TS门，即“三态”门，TS门可以输出高电平和低电平。如果它们的输出端直接相连，可能会造成“短路”现象；轻者会使输出变成“非0非1的逻辑混沌状态”；更有甚者会烧坏一个引脚的内部电路，因此，不能使用三态门来构成线与电路。任何“可以用三态 gate (TS gate)实现线内AND”的答案都是错误的。
