为了达到这个目的，需要在系统中引入一个公共的同步信号，使各触发器只能在同步信号到达时才按输入信号改变输出状态,下面我再画出一个由与非门组成的同步RS触发器...左上方的是非门,那右上方的那个是什么,那个TG1的下方有...,右上角逻辑非关系，可以认为信号先非再进入逻辑门，起到缓冲作用,与非门的作用,有什么作用。
以两个输入端A、B的与非门为例，通俗地说，就是：A“与”B都是高电平的时候，输出“低”（低，就是高电平的非）电平，否则输出高电平。同理：两个输入端A、B的与门，就是：A“与”B都是高电平的时候，输出高电平，否则输出低电平。两个输入端A、B的或门，就是：A“或者”B是高电平的时候，输出“高电平，否则输出低电平。两个输入端A、B的或非门，就是：A“或者”B是高电平的时候，输出“低”（低，就是高电平的非）电平，否则输出高电平
右上角逻辑非关系，可以认为信号先非再进入逻辑门，起到缓冲作用。分析时看到逻辑门输入有小圈就非逻辑一次
3、与非门的作用?基本触发器的功能?基本RS触发器虽然具有记忆功能，却不是典型的时序逻辑电路。在数字系统中，为了协调各部分的工作，常常要求某些触发器在接到“命令”后同时动作，也就是要求各触发器状态的转换在时间上保持同步，为了达到这个目的，需要在系统中引入一个公共的同步信号，使各触发器只能在同步信号到达时才按输入信号改变输出状态。人们把这个同步信号叫做时钟脉冲，简称时钟，用CP表示，下面我再画出一个由与非门组成的同步RS触发。
