在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样...,1、DDR的地址和控制信号线为一组，和DDR的CLK的布线长度相差不超过400mil,信号线之间间隔10mil-15mil，宽度一般为5mil；2、数据信号线为一组（包括DQ,DQS,DM）DQ,DM和DQS长度相差不超过200mil,DQS和CLK线长相差不超过400mil；从上面可以看出各组和作为参考信号线的时钟信号线长度，基本要保持一致，最大不超过600mil,也就是说，实际上布线的时候各组还是要求等长的在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样...,1、DDR的地址和控制信号线为一组，和DDR的CLK的布线长度相差不超过400mil,信号线之间间隔10mil-15mil，宽度一般为5mil；2、数据信号线为一组（包括DQ,DQS,DM）DQ,DM和DQS长度相差不超过200mil,DQS和CLK线长相差不超过400mil；从上面可以看出各组和作为参考信号线的时钟信号线长度，基本要保持一致，最大不超过600mil,也就是说，实际上布线的时候各组还是要求等长的在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样...,1、DDR的地址和控制信号线为一组，和DDR的CLK的布线长度相差不超过400mil,信号线之间间隔10mil-15mil，宽度一般为5mil；2、数据信号线为一组（包括DQ,DQS,DM）DQ,DM和DQS长度相差不超过200mil,DQS和CLK线长相差不超过400mil；从上面可以看出各组和作为参考信号线的时钟信号线长度，基本要保持一致，最大不超过600mil,也就是说，实际上布线的时候各组还是要求等长的怎样在pcb中手动布线,手动布线之前布局很重要，布局的好坏不仅影响着布线的难易度，而且也会影响着板子的性能，布局好后，建议先连信号线，同类型的的高速信号线应该尽量做到一簇簇的，尽量做到等长（布线的规则还有很多，不举例子了），走完信号线后再穿插电源线，电源线根据电流大小，应该适当的增加线宽，最后没连的地线选择铺地。
手动布线之前布局很重要，布局的好坏不仅影响着布线的难易度，而且也会影响着板子的性能，布局好后，建议先连信号线，同类型的的高速信号线应该尽量做到一簇簇的，尽量做到等长（布线的规则还有很多，不举例子了），走完信号线后再穿插电源线，电源线根据电流大小，应该适当的增加线宽，最后没连的地线选择铺地
2、在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样...1、DDR的地址和控制信号线为一组，和DDR的CLK的布线长度相差不超过400mil,信号线之间间隔10mil-15mil，宽度一般为5mil；2、数据信号线为一组（包括DQ,DQS,DM）DQ,DM和DQS长度相差不超过200mil,DQS和CLK线长相差不超过400mil；从上面可以看出各组和作为参考信号线的时钟信号线长度，基本要保持一致，最大不超过600mil,也就是说，实际上布线的时候各组还是要求等长。
