作用是防止算术逻辑单元的输出通过累加器（A）直接反馈到ALU的输入端寄存器,锁存器,移位寄存器的区别,1.寄存器主要由触发器和一些控制门组成，每个触发器能存放一位二进制码，存放N位数码，就应有N位触发器,从寄存数据角度看，锁存器和寄存器的功能是一样的，其区别仅在于锁存器中用电平触发器，而寄存器中用边沿触发器。
1.寄存器主要由触发器和一些控制门组成，每个触发器能存放一位二进制码，存放N位数码，就应有N位触发器。为保持触发器能正常完成寄存器的功能，还必须有适当的门电路组成控制电路2.锁存器是由电平触发器完成的，N个电平触发器的时钟端连在一起，在CP作用下能接受N位二进制信息。图1是一个四位锁存器的电路，图中四个电平触发的D触发器可以寄存四位二进制数。当CP为高电平时，D1~D4的数据分别送入四个触发器中，使输出Q1~Q4与输入数据一致，当CP为低电平时，触发器状态保持不变，从而达到锁存数据的目的。集成锁存器大多由电平式D触发器构成，为便于与总线相连，有些锁存器还带有三态门输出。从寄存数据角度看，锁存器和寄存器的功能是一样的，其区别仅在于锁存器中用电平触发器，而寄存器中用边沿触发器。移位寄存器。它是由RS触发器和一些门电路所构成的
2、锁存器的描述锁存器，Latch，是数字电路中的一产品种具有记忆功能的逻辑元件。锁存，就是把信号暂存以维持某种电平状态，在数字电路中则可以记录二进制数字信号“0”和“1”，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值，逻辑结构与功能表8位锁存器74LS373的逻辑图如图所示。其中使能端G加入CP信号，D为数据信号，输出控制信号为0时，锁存器的数据通过三态门进行输出。累加Latch：微处理器中运算器部分主要电路结构，作用是防止算术逻辑单元的输出通过累加器（A）直接反馈到ALU的输入。
